您当前的位置:
首页 >
文章列表页 >
适用于器件并联型ANPC拓扑的低感叠层母排设计方法
高压大容量电力电子混杂系统分析及其控制专题 | 更新时间:2025-12-08
    • 适用于器件并联型ANPC拓扑的低感叠层母排设计方法

    • Design Method of Low-inductance Laminated Busbar for Device-parallel ANPC Circuit

    • 高电压技术   2019年45卷第7期 页码:2093-2100
    • 网络出版:2019-07-30,

      纸质出版:2019

    移动端阅览

  • 阮杰, 刘畅, 李广卓, 等. 适用于器件并联型ANPC拓扑的低感叠层母排设计方法[J]. 高电压技术, 2019,45(7):2093-2100. DOI:

    RUAN Jie, LIU Chang, LI Guangzhuo, et al. Design Method of Low-inductance Laminated Busbar for Device-parallel ANPC Circuit[J]. 2019, 45(7): 2093-2100. DOI:

  •  
  •  

0

浏览量

0

下载量

7

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

应对高杂散电感的三电平ANPC拓扑改进调制策略
SiC MOSFET器件封装和测试平台的杂散电感提取
多层叠层母排杂散电感频率特性分析
高压直流断路器组件内IGBT关断瞬态电压过冲的关键影响参数
适用于直流断路器的IEGT并联开断技术

相关作者

刘飞鹏
许烈
郭有贵
段立扬
崔翔
孙鹏
柯俊吉
赵志斌

相关机构

湘潭大学信息工程学院
清华大学先进电能变换与电气化交通研究中心
新能源电力系统国家重点实验室(华北电力大学)
浙江大学电气工程学院
国网浙江省电力有限公司金华供电公司
0