

SiC MOSFET 新型负压关断串扰抑制驱动电路

郑翔, 杭丽君, 曾庆威, 闫东, 陈克俭, 赖宇帆, 曾平良

(区域能源互联网技术浙江省工程实验室(杭州电子科技大学), 浙江省 杭州市 310018)

A Novel Crosstalk Suppression Driving Circuit for SiC MOSFET Based on Negative Voltage Level Shift

ZHENG Xiang, HANG Lijun, ZENG Qingwei, YAN Dong, CHEN Kejian, LAI Yufan, ZENG Pingliang

(Regional Energy Internet Technology Zhejiang Engineering Laboratory (Hangzhou Dianzi University),

Hangzhou 310018, Zhejiang Province, China)

ABSTRACT: The appearance of the third generation of wide band gap power devices based on SiC promotes the development of power electronic converters towards much higher frequency, higher power density and smaller volume. However, with the increase of switching speed, the parasitic parameters in the circuit have more and more influence, leading to serious crosstalk problems in bridge converter. According to the characteristics of SiC metal-oxide-semiconductor field-effect transistor (MOSFET), the novel crosstalk suppression driving circuit is proposed based on the drive circuit with RCD (resistor-capacitor-diode) level shift, which provides a low impedance branch for the crosstalk current, and the crosstalk problem can be suppressed effectively. Then, the equivalent model of crosstalk suppression driving circuit is established, and the relationship between the capacitance and the peak value of crosstalk voltage can be obtained, which provides design reference for this circuit. The effectiveness of the proposed driving circuit and the corresponding equivalent model is verified by the double-pulse experimental test. The experimental results show that, compared with the traditional driving circuit, the novel crosstalk suppression driving circuit can suppress the spike voltage induced by the crosstalk process under different voltage and current operating conditions on the premise of ensuring the switching speed.

KEY WORDS: SiC metal-oxide-semiconductor field-effect transistor (MOSFET); parasitic parameters; double pulse test; driving circuit; crosstalk

基金项目: 国家自然科学基金项目(52377176); 浙江省自然科学基金项目(LO22E070002)。

Project Supported by National Natural Science Foundation of China (52377176); Natural Science Foundation of Zhejiang Province (LO22E070002).

摘要: 基于碳化硅(SiC)材料的第三代宽禁带功率器件的出现, 推动着电力电子变换器朝着高频化、高功率密度、小型化方向发展。但随着开关速度的提高, 电路中寄生参数的影响越来越大, 导致桥式变换器存在严重的串扰问题。文中根据 SiC 金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor, MOSFET)的工作特性, 在 RCD(电阻-电容-二极管)电平移位的驱动电路基础上提出一种新型的串扰抑制驱动电路。该电路通过电容和可控低压器件串联, 并利用电路自身电压差驱动可控器件, 为串扰电流提供一条低阻抗吸收回路, 可有效地对串扰问题进行抑制。建立串扰抑制驱动电路的等效电路模型, 推导得到该电路结构中电容容值与串扰电压峰值的量化关系, 为该电路结构的设计提供理论依据。最后, 通过双脉冲实验测试验证所提出电路的有效性及其等效模型和理论计算的正确性。实验结果表明, 与传统驱动电路相比, 提出的串扰抑制驱动电路能够在不同电压与电流工况下, 在保证开关速度的前提下, 很大程度上抑制串扰尖峰电压。

关键词: 碳化硅金属-氧化物半导体场效应晶体管; 杂散寄生参数; 双脉冲测试; 驱动电路; 串扰

0 引言

近年来, 第三代宽禁带半导体材料得到了广泛研究和蓬勃发展。其中, 基于碳化硅(SiC)材料的功率半导体器件以其导通电阻小、热导率高、开关速度快、耐压高等优点成为高压大电流应用领域替代 Si 型器件的最有潜力的新型器件^[1-3]。相比于 Si 材料, 基于 SiC 的功率器件导通电阻更低且寄生电容更小, 产生的导通损耗和开关损耗更低^[4-9]。随着开关速度的进一步提高, 功率变换器的无源器件参数和尺寸进一步减小, 可提高功率密度和降低成本^[10-12]。然而, SiC 器件最大允许的栅极负压峰值较小^[13], 当开关速度进一步提高将导致更大的

dv/dt 和 di/dt , 使得电路和器件中的寄生参数的影响更严重^[14-18]。通常, 常用的桥式电路中的功率管处于高速的开关动作时, 两管在各自的开关动作时会通过对称管的栅极造成较大冲击, 形成串扰问题。正向电压过冲若超过另一管的栅极开启电压时, 则会导致该管的误开启, 引发桥臂直通; 负向电压尖峰若超过另一管的最大允许反向栅极电压, 则会损坏开关管, 影响开关过程和整个电路的稳定性。因此, 在 SiC 金属-氧化物半导体场效应晶体管 (metal-oxide-semiconductor field-effect transistor, MOSFET) 器件的推广应用过程中, 研究具有串扰抑制的快速高效驱动电路具有重要意义^[19-20]。

对于 SiC MOSFET 功率器件的串扰抑制问题, 国内外学术界和工业界展开了广泛研究, 下面对研究现状进行总结。文献[21]提出了在开关过程中的米勒平台时期通过增大驱动电阻, 减小栅源极的 dv/dt 变化的方法, 但该方法在降低开关速度的同时, 增大了开关损耗; 文献[22]提出了在关断稳态时期通过栅源极并联电容, 增大其等效电容, 从而抑制栅源两端电压过冲, 但同时降低了开关速度, 增加了开关损耗; 文献[23]在栅源极间并联可控开关与电容串联构成低阻抗吸收回路, 通过额外驱动信号控制开关, 该方法提高了控制难度和复杂度; 文献[24]提出了一种有源驱动电路, 其通过在 SiC MOSFET 开关过程的特定阶段内增加驱动电阻阻值和减小栅极电流的方式抑制栅极电压过冲。但监测开关过程具有一定难度, 提高了控制的复杂度, 且增大了开关损耗; 文献[25]提出了 RCD(resistor-capacitor-diode)电平移位负压驱动电路, 以此来抵消正向串扰, 解决了器件由于误导通而导致桥式电路直通的问题, 但该方法不但无法抑制负向电压串扰干扰, 反而加剧了负向串扰, 容易导致开关管损坏, 且开关启动到稳态的瞬态过程太慢; 文献[26]提出一种 RCD 电平移位负压驱动电路, 并且增加米勒钳位电路提供一条低阻抗驱动回路用来吸收串扰电流, 但是其驱动回路额外增加了两个可控开关, 因此等效串联了两个结电容 C_{ds} , 降低了开关速度, 此外, 该电路利用驱动回路吸收串扰电流, 其抑制能力受限。

本文基于 RCD 电平移位负压驱动电路^[26]的基础上, 提出一种新型串扰抑制驱动电路。该电路由利用电路自身压降导通的 MOSFET 与电容串联构成, 并将该电路与器件栅源极两端并联, 为高频串

扰电流提供一条低阻抗放电支路, 对串扰进行抑制。最后, 对提出的串扰抑制驱动电路进行可行性和有效性的实验验证。

1 SiC MOSFET 的开关特性

图 1 为一个带有电感负载的半桥电路, Q_1 和 Q_2 为 MOSFET 开关管。电路各处寄生参数标注如图 1 所示。上管(Q_1)的寄生参数包括寄生电感、极间寄生电容, 分别为: L_{qd_h} 、 L_{qg_h} 、 L_{qs_h} 、 C_{gd_h} 、 C_{gs_h} 、 C_{ds_h} ; 下管(Q_2)的寄生参数包括寄生电感、极间寄生电容, 分别为: L_{qd_l} 、 L_{qg_l} 、 L_{qs_l} 、 C_{gd_l} 、 C_{gs_l} 、 C_{ds_l} 。虚线框外部电路的寄生参数包括栅极驱动的寄生电感和功率电路中的寄生电感, 分别为: L_{lg_h} 、 L_{ld_h} 、 L_{ls_h} 、 L_{lg_l} 、 L_{ld_l} 、 L_{ls_l} 。 R_{g_h} 和 R_{g_l} 分别是上管和下管的栅极驱动电阻; L 为加在下管两端的负载电感; C_{dc} 为母线电容; V_{dc} 为母线电源。




图 1 带有电感负载的半桥电路

Fig. 1 Half-bridge circuit with inductive load

图 2 为该电路的典型开关波形。假设下管 Q_2 一直保持关断, 上管 Q_1 进行开通关断, 续流时电感电流保持不变。

图 2 开通过程和关断过程均可分为 4 个阶段, 下面将对每个过程的工作原理进行简单分析。本文分析过程中的驱动信号均指给 Q_1 的信号。

1.1 开通过程

1) 第 1 阶段(0— t_1)。

在 V_{gs_h} 达到 V_{th} 导通阈值电压前, 驱动电流给输入电容 $C_{iss}(C_{gs_h} + C_{gd_h})$ 充电。此时, 绝大多数电流给电容 C_{gs_h} 充电。该阶段因为 V_{gs_h} 还未达到阈值电压 V_{th} , 故 Q_1 还处于关断状态, 此时漏源极电压 V_{ds_h} 和漏极电流 I_{d_h} 保持不变。下管 Q_2 体二极




图2 典型半桥电路开关电压和电流波形(上管 Q1 动作)

Fig. 2 Voltage and current waveforms of a typical half-bridge circuit when Q1 is switched

管和电感续流，所以 I_{d1} 为 $-I_d$ 保持不变。

2) 第2阶段(t_1-t_2)。

V_{gs_h} 上升至大于阈值电压 V_{th} 并低于米勒平台电压 V_{miller} 时，驱动电流仍然给输入电容 C_{iss} 充电。此时 Q_1 开始导通，处于 Q_1 的线性区。变化的漏极电流作用在功率回路的寄生电感上产生感应电势，导致 V_{ds_h} 陡降，而后基本维持不变^[27]。此时 I_{d1} 正向增加。

3) 第3阶段(t_2-t_3)。

V_{gs_h} 此时处于米勒平台电压 V_{miller} 阶段，栅极电流只给 C_{gd_h} 充电，几乎不流经 C_{gs_h} 。 I_{d_h} 处于饱和状态， Q_1 工作在饱和区。此时 V_{gs_h} 保持不变，而 V_{ds_h} 迅速持续下降至通态电压。由于 Q_2 较大的 dv/dt 变化，下管的栅漏极寄生电容 C_{gd_l} 产生感应电流流经栅源极寄生电容 C_{gs_l} 和驱动回路的并联回路，使得 C_{gs_l} 得到充电，栅极电压提高。同时，漏极电流 I_{d1} 的下降引起的 di/dt 变化作用在功率回路的寄生电感上导致源极电压下降。

4) 第4阶段(t_3-t_4)。

Q_1 完全导通。此时栅极电流继续给输入电容 C_{iss} 充电直至饱和， V_{gs_h} 逐渐上升至栅极驱动给定高电平。 V_{ds_h} 和 I_{d_h} 保持不变，开通过程结束。

1.2 关断过程

1) 第1阶段(t_5-t_6)。

驱动回路对输入电容 C_{iss} 开始放电， V_{ds_h} 和 I_{d_h} 保持不变， V_{gs_h} 逐渐下降至米勒平台电压 V_{miller} 。

2) 第2阶段(t_6-t_7)。

V_{gs_h} 此时处于米勒平台电压 V_{miller} 阶段， V_{ds_h} 由通态电压逐渐上升至外部直流电压。此时因 Q_2 较大的 dv/dt 变化，下管的栅漏极寄生电容 C_{gd_l} 感应出反向的 I_{gd_l} 流经栅源极寄生电容 C_{gs_l} 和驱动回路的并联回路，下管栅极电压降低。

3) 第3阶段(t_7-t_8)。

由于 V_{gs_h} 持续降低至阈值电压 V_{th} ， Q_1 进入线性区，使得漏极电流 I_{d_h} 线性下降。 V_{ds_h} 因其寄生二极管作用，仍然维持在外部直流电压(因杂散电感作用产生过冲)。上升的下管漏极电流 I_{d1} 作用在下管源极功率回路的寄生电感上，提高了下管源极电压。

4) 第4阶段(t_8-t_9)。

V_{gs_h} 继续下降至关断稳态值， V_{ds_h} 和 I_{d_h} 保持不变。电感负载 L 通过下管寄生二极管进行续流。

2 半桥串扰问题分析

综上开关分析过程可知，当电感有储能的情况下，下管的栅源电压 V_{gs_l} 在上管开通过程的 t_2-t_3 阶段会有栅极正向串扰电压，而在上管关断过程的 t_6-t_7 会有栅极负向串扰电压。

上管开通过程中当 V_{ds_h} 快速下降时， V_{ds_l} 则快速上升。此时 C_{gd_l} 就会感应出位移电流 I_{gd_l} 流经栅源极寄生电容 C_{gs_l} 和驱动回路的并联回路，对 C_{gs_l} 进行充电，栅极电压增加，如图3所示。此时因为续流电流 I_{d1} 的降低，在下管源极杂散电感中产生压降，降低了下管源极电压。从而提高了下管的 V_{gs_l} 电压。双重作用下，导致下管 Q_2 的 V_{gs_l} 容易超过




图3 上管开通过程中下管的串扰示意图

Fig. 3 Crosstalk diagram of lower MOSFET in the process of upper MOSFET turning on

V_{th} 导致误导通。

上管关断过程中 $V_{ds,h}$ 快速上升时, $V_{ds,l}$ 会快速下降。下管的 $C_{gd,l}$ 流过放电电流, 方向如图 4 所示, 从而导致栅极电压下降。此外, 关断过程中, 上管与下管二极管进行换流, 下管变化的漏极电流作用在下管源极寄生电感上生成一个负方向的感应电势拉高了器件源极电势, 从而导致栅源极电压降低。栅源极的负向电压虽然不会使 MOSFET 误导通, 但是容易超过额定反向电压而损坏器件。




图 4 上管关断过程中下管串扰示意图

Fig. 4 Crosstalk diagram of lower MOSFET in the process of upper MOSFET turning off


3 改进的串扰抑制驱动电路及等效模型分析

3.1 改进的串扰抑制驱动电路

上文详细分析了半桥电路串扰的产生机理, 本节在快速负压关断的电平移位驱动电路的基础上提出一种新型串扰抑制驱动电路。

新型串扰抑制驱动电路如图 5 所示。在原有驱动回路基础, 即由两个分压电容 C_2 和 C_1 和肖特基二极管 D_2 、电阻 R_1 、稳压管 D_z 构成的电平移位电路^[15], 提出了由低压 N 沟道 MOSFET 开关管 Q_3 与串扰吸收电容 C_3 串联的串扰吸收支路, R_{g1} 为 Q_3 驱动下拉电阻, 通过电路本身电势差实现开通关断。接下来通过桥式电路具体分析该串扰抑制驱动电路的工作原理。

如图 6 所示, 当上管开通时, 下管因为 dv/dt 的变化流过位移电流, 此时下管处于负压稳定关断的状态, 所以 $Q_{3,l}$ 因为电路的电势差而导通, 即下管的串扰吸收回路此时工作。此处不妨设定串扰抑制驱动电路的串扰吸收电容 C_3 取纳法级别, 该值



电平移位电路部分 串扰吸收支路

图 5 新型串扰抑制驱动电路

Fig. 5 The new crosstalk suppressed driver circuit




图 6 上管开通时串扰电流吸收原理

Fig. 6 Principle of crosstalk current absorption when the upper MOSFET is turned on

远大于 $C_{gs,l}$ 。由于串扰是高频震荡, 串扰吸收电容为串扰吸收回路提供了低阻抗回路, $I_{gd,l}$ 大部分都被串扰吸收回路所吸收, 大大减小了给 $C_{gs,l}$ 充电的电流, 故在上管开通时下管的正向串扰电压可被大大减小。

如图 7 所示, 当上管关断时, 因为下管处于负压稳定关断的状态, 此时串扰吸收回路工作, 下管此时负向流动的 $I_{gd,l}$ 在低阻抗的吸收回路抽取更多的电荷, 从而使流过 $C_{gs,l}$ 的电流大大减小, 故此时 $C_{gs,l}$ 反向充电的效应减小, 负向串扰电压大大减小。




图 7 上管关断时串扰电流吸收原理

Fig. 7 Principle of crosstalk current absorption when the upper MOSFET turning off

3.2 串扰抑制驱动电路建模与特性分析

因为下管处于负压稳定关断的状态, 即电平移位电路优先达到稳态, 可将电平移位部分等效成一个电压源, 表示为 U_d 。同时, 将开关瞬间加在下管漏源极两端的电压等效成一个电压源, 由于开关速度极快, 该电压源可近似成一个阶跃信号, 表示为 U_{ds} 。忽略串扰吸收支路中 Q_3 的导通压降, 开关瞬态等效电路如图 8 所示。

上管开通瞬间, 此时 U_{ds} 阶跃到母线电压 U_{dc} , 产生的正向串扰位移电流 I_{gd} 。




图8 开关瞬态等效电路

Fig. 8 Equivalent circuit of switching moment

仅考虑 U_{ds} , 可得到以下状态微分方程:

$$U_{gs}(t) + U_{gd}(t) = U_{ds}(t) = U_{dc}u(t) \quad (1)$$

$$i_{gd} = C_{gd} \frac{dU_{gd}}{dt} = C_{gs} \frac{dU_{gs}}{dt} + C_3 \frac{dU_3}{dt} + \frac{U_{gs}(t)}{R_g} \quad (2)$$

通过拉普拉斯及其反变换可求解出 $U_{gs}(t)$:

$$U_{gs}(t) = \frac{C_{gd}U_{dc}}{C_3 + C_{gd} + C_{gs}} e^{-\frac{t}{(C_3 + C_{gd} + C_{gs})R_g}} \quad (3)$$

考虑到 U_d 时, 通过叠加原理可得 $U_{gs}(t)$:

$$U_{gs}(t) = \frac{C_{gd}U_{dc}}{C_3 + C_{gd} + C_{gs}} e^{-\frac{t}{(C_3 + C_{gd} + C_{gs})R_g}} + U_d \quad (4)$$

由式(4)可知, 当 $t=0$ 时, 正向串扰电压最大:

$$U_{gs\max+} = U_{gs}(0) = \frac{C_{gd}U_{dc}}{C_3 + C_{gd} + C_{gs}} + U_d \quad (5)$$

上管关断瞬间, 此时 U_{ds} 由母线电压 U_{dc} 阶跃到 0, 产生反向串扰位移电流 I_{gd} 。同理可求得 $U_{gs}(t)$:

$$U_{gs}(t) = -\frac{C_{gd}U_{dc}}{C_3 + C_{gd} + C_{gs}} e^{-\frac{t}{(C_3 + C_{gd} + C_{gs})R_g}} + U_d \quad (6)$$

同样可得反向串扰电压最大值:

$$U_{gs\max-} = U_{gs}(0) = -\frac{C_{gd}U_{dc}}{C_3 + C_{gd} + C_{gs}} + U_d \quad (7)$$

由式(5)与(7)可以拟合出正向串扰电压峰值 $U_{gs\max+}$ 、反向串扰电压峰值 $U_{gs\max-}$ 与串扰吸收电容 C_3 的关系, 如图 9 所示。图中: V_{th} 表示阈值导通电压; $V_{gs\min}$ 表示栅源极最小允许电压; V_d 表示本文中 U_d 的幅值, 本文中负压关断是采取 RCD 电平移位结构, V_d 的大小由稳压管 D_2 决定。如采取普通负压源关断 V_d 的大小即可由负压源决定。

基于此, 可通过调剂负压关断时的电压幅值 V_d 和串扰吸收电容 C_3 的大小使得正负向串扰电压于安全范围之内, 防止 MOSFET 误导通和超过额定最大负压而损坏。

考虑到系统中的电容均为非线性量以及引入




图9 串扰电压峰值与串扰吸收电容的关系曲线

Fig. 9 The relationship between the peak value of the crosstalk voltage and the crosstalk absorption capacitor

的串扰吸收支路对开关速度的影响, 可用该方法初步选取串扰吸收电容 C_3 的容值, 后续可通过具体电路实验测试, 在开关速度可接受范围内选取串扰抑制效果较好的最优值。

4 双脉冲测试验证和实验结果分析

4.1 双脉冲测试验证

由于 SiC MOSFET 的结构和工艺特点, 其内部带有并联的反向二极管。实际高速开关场合下, 负载的电感量都较大, 在器件关断后, 电感电流会通过体二极管进行续流。在半桥电路中, 上管开通时, 二极管的换流在杂散电感上的压降就会对下管造成影响。所以在选择测试方法时, 如果选择传统的单脉冲测试方法, 则不能对负载电感进行储能, 不能模拟实际的工况, 为测试和验证半桥串扰问题, 本文采用双脉冲测试(double pulse test)方法。

取半桥电路的下管为被测管子。在下管并联一个电感, 并且使下管保持负压关断状态。首先在桥臂上建立母线电平, 随后在上管栅极生成两个长短脉冲, 第一个脉冲设置较长导通时间, 用于给下管并联电感充电, 负载电感电流(即流经上管 MOSFET 的电流)呈线性上升, 并且跟导通时间成正比。电感电流用来模拟负载, 当电流达到设定额定值时, 将上管关断, 电感通过下管体二极管续流。随后第二个脉冲到来, 上管再次开通, 通过观察此时的下管栅极电压串扰情况。在脉冲结束后, 上管再次关断, 观察此时下管栅极电压变化。

4.2 实验结果分析

本文搭建了双脉冲测试平台进行驱动电路的实验验证, 实验样机如图 10 所示。选择 CREE 公司生产的型号为 C₃M0065090J 的 SiC MOSFET 为待测器件。由于该 MOSFET 上升时间为 8ns, 为了

得到较为精准的测量结果, 本文实验中使用的示波器选择了 Tektronix 公司带宽为 500MHz 的 MDO3054; 用 Tektronix 公司带宽为 250MHz 的探头 TPP0250 测量栅源极电压, ROHDE&SCHWAR 公司带宽为 400MHz 的探头 RT-ZH11 测量漏源极电压; 电流的测量使用了 T&M Research 公司的带宽为 2GHz 的 SSDN-010 同轴分流器。串扰吸收支路使用场效应管 FDN337N 与陶瓷电容串联。最后, 使用 DSP28379 作为控制器来产生触发信号。




图 10 实验样机

Fig. 10 Experimental prototype

以下实验的测试工况如表 1 所示。

表 1 实验的测试工况

Table 1 Test conditions for the experiment

参数	数值	参数	数值
母线电压 U_{dc}/V	600	栅源极驱动电压 V_{gs}/V	15/-5
漏极电流 I_d/A	20	栅极驱动电阻 $R_{on}, R_{off}/\Omega$	5

上管导通时下管关注的是正向串扰, 上管关断时下管关注的是反向串扰。基于此, 以下实验中给出的是上管开通时正向串扰电压峰值和上管关断时的反向串扰电压峰值。

图 11 给出了更换串扰吸收电容 C_3 对正向串扰




图 11 采用不同容值串扰吸收电容时的正向串扰电压峰值和反向串扰电压峰值

Fig. 11 The Peak values of forward and reverse crosstalk voltage when using crosstalk absorbing capacitors with different capacitances

电压峰值 U_{gsmax+} 和反向串扰电压峰值 U_{gsmax-} 的影响。 V_d 为实验中稳态关断电压值, 为 $-4.4V$ 。根据数据手册, 图 11 中虚线给出了由式(5)与(7)拟合得到的串扰吸收电容 C_3 与正向串扰电压峰值的计算值 U'_{gsmax+} 和反向串扰电压峰值的计算值 U'_{gsmax-} 关系曲线。 V'_d 为理想稳态关断电压值, 为 $-4.7V$ 。由图 11 可知, 当串扰吸收电容增大时, 串扰电压峰值并不是随之线性变化的, 而总体的趋势还是串扰电压峰值随着串扰吸收电容的增大而减小, 证明了文中理论模型的正确性。此处, 元器件的非理想特性和电路的寄生参数造成了测试结果的非线性以及稳态关断电压值的差异。

图 12、13 分别给出了正向串扰电压峰值 U_{gsmax+} 和开通时间 t_{on} , 反向串扰电压峰值 U_{gsmax-} 和关断时间 t_{off} 与不同串扰吸收电容的关系。由图可知, 采用较大的串扰吸收电容虽然可以获得良好的栅源电压抑制效果, 同时也会牺牲对管的开关速度。由图 12、13 可知, 综合开关速度以及对串扰电压




图 12 使用不同容值串扰吸收电容时的正向串扰电压峰值和上管开通时间的关系

Fig. 12 The relationship between the peak forward crosstalk voltage and the turn-on time of the upper MOSFET when using crosstalk absorption capacitors with different capacitances




图 13 采用不同容值串扰吸收电容时的反向串扰电压峰值和上管关断时间的关系

Fig. 13 The relationship between the peak reverse crosstalk voltage and the turn-off time of the upper MOSFET when using crosstalk absorption capacitors with different capacitances

峰值的抑制情况,选取约 1nF 的串扰吸收电容,可在保证开关速度的前提下能对串扰电压峰值有较好的抑制效果。此处说明,下文实验测试条件均选取 1nF 串扰吸收电容值。

图 14、15 分别为下管处于稳定负压关断时,




图 14 加入串扰吸收支路前后上管开通时的下管串扰波形对比

Fig. 14 Comparison of the crosstalk waveform of the lower MOSFET when the upper MOSFET is turned on before and after adding the crosstalk absorption circuit




图 15 加入串扰吸收支路前后上管关断时的下管串扰波形对比

Fig. 15 Comparison of the crosstalk waveform of the lower MOSFET when the upper MOSFET is turned off before and after adding the crosstalk absorption circuit

加入串扰吸收支路前后上管开通或关断时的下管的串扰波形对比($V_{dc}=600V, I_d=20A$)。在上管开通时,未加入吸收电路的下管正向串扰电压峰值与稳态关断电压差值 ΔV_+ 为 4.6V,而加入串扰吸收支路后 ΔV_+ 减小到 2.6V。在上管关断时,未加入串扰吸收支路的下管反向串扰电压峰值与稳态关断电压差值 ΔV_- 为 5.4V,而加入串扰吸收支路后 ΔV_- 减小到 3V。对比可发现串扰吸收支路有效地改善了串扰电压的峰值同时也在很大程度上减小了电流震荡。进一步证实了本文所提出的驱动电路的有效性与可行性。

图 16 为在 V_{dc} 为 600V 时,不同电流工况下的开关速度对比。观察可发现几乎不影响关断速度,对开通速度的影响较小,在 20A 工况下最大延长 2ns。




图 16 不同电流工况下开关速度对比($V_{dc}=600V$)
Fig. 16 Switching speed comparison under different current conditions ($V_{dc}=600V$)

图 17 为在 I_d 为 20A 时,不同电压工况下的开关速度对比。观察也可发现几乎不影响关断速度,对开通速度的影响较小,在 400V 工况下最大延长 2ns。在目前碳化硅 MOSFET 器件的开关频率工作条件下,此延时的影响可以忽略。




图 17 不同电压工况下开关速度对比($I_d=20A$)
Fig. 17 Switching speed comparison under different voltage conditions ($I_d=20A$)

综上不同电流工况以及不同电压工况的实验可以得到本文提出的串扰吸收支路对开关速度影

响较小。

图 18 给出了在 V_{dc} 为 600V 时, 不同电流工况下有无串扰吸收支路的串扰电压峰值对比。观察可发现, 加入该串扰吸收支路在负压抑制正向串扰的基础上进一步减小了正向串扰电压峰值, 在 10A 工况下正向串扰电压峰值最大减小 1.6V。同时很大程度上减小了反向串扰电压峰值, 在 20A 工况下反向串扰电压峰值最大减小 2.6V。




图 18 不同电流工况下有无串扰吸收支路的串扰电压峰值对比($V_{dc}=600V$)

Fig. 18 Comparison of peak crosstalk voltages with and without crosstalk absorbing branch under different current conditions ($V_{dc}=600V$)

图 19 给出了在 I_d 为 20A 时, 不同电压工况下有无串扰吸收支路的串扰电压峰值对比。观察可发现, 加入该串扰吸收支路在负压抑制正向串扰的基础上进一步减小了正向串扰电压峰值, 在 300V 工况下正向串扰电压峰值最大减小 3.4V。同时很大程度上减小了反向串扰电压峰值, 在 600V 工况下反向串扰电压峰值最大减小 2.6V。




图 19 不同电压工况下有无串扰吸收支路的串扰电压峰值对比($I_d=20A$)

Fig. 19 Comparison of peak crosstalk voltages with and without crosstalk absorbing branch under different voltage conditions ($I_d=20A$)

综上所述不同电流工况以及不同电压工况的实验可以得到本文提出的串扰吸收支路在工况上具有普适性, 进一步证明了该串扰吸收支路抑制串扰的有效性。

5 结论

本文根据 SiC MOSFET 的开关特性以及桥式电路的寄生参数进行分析, 对半桥驱动电路的串扰问题的产生过程进行了详细分析。针对 SiC 功率 MOSFET 受驱动寄生参数影响大的问题, 提出了一种适合 SiC MOSFET 器件的驱动电路。该电路由低压可控器件和电容串联构成吸收支路, 并联在器件栅源两端, 为高频串扰电流提供串扰低阻抗吸收回路。论文建立了该电路的等效模型, 并通过推导得到了电容容值与串扰电压峰值的量化关系。

论文通过实验验证, 得到了以下结论:

1) 本文提出的驱动电路对于串扰抑制是有效的, 且所提出的电路模型是正确的。采用提出的驱动电路, 仅需改变电容容值即可有效抑制在不同电压电流工况下的串扰尖峰电压。

2) 本文提出的方案几乎不影响关断时间, 并且对开通速度影响较小。在保证开关速度的前提下能够有效的抑制串扰电压以及电流震荡。

3) 所设计的驱动电路在不同电压和不同电流工况下都能够保证开关速度的前提下有效地抑制串扰电压, 具有普适性。

参考文献

[1] 钱照明, 张军明, 盛况. 电力电子器件及其应用的现状和发展[J]. 中国电机工程学报, 2014, 34(29): 5149-5161. QIAN Zhaoming, ZHANG Junming, SHENG Kuang. Status and development of power semiconductor devices and its applications[J]. Proceedings of the CSEE, 2014, 34(29): 5149-5161(in Chinese).

[2] 曾正, 邵伟华, 胡博容, 等. SiC 器件在光伏逆变器中的应用与挑战[J]. 中国电机工程学报, 2017, 37(1): 221-232. ZENG Zheng, SHAO Weihua, HU Borong, et al. Chances and challenges of photovoltaic inverters with silicon carbide devices[J]. Proceedings of the CSEE, 2017, 37(1): 221-232(in Chinese).

[3] 刘晓琳. 高可靠性 SiC MOSFET 驱动电路的设计[D]. 成都: 电子科技大学, 2020. LIU Xiaolin. Design of high reliability SiC MOSFET driver circuit[D]. Chengdu: University of Electronic Science and Technology of China, 2020(in Chinese).

[4] MILLÁN J, GODIGNON P, PERPIÑÀ X, et al. A survey of wide bandgap power semiconductor devices[J]. IEEE Transactions on Power Electronics, 2014, 29(5): 2155-2163.

- [5] YAN Qingzeng, YUAN Xibo, GENG Yiwen, et al. Performance evaluation of split output converters with SiC MOSFETs and SiC schottky diodes[J]. IEEE Transactions on Power Electronics, 2017, 32(1): 406-422.
- [6] CHEN Zheng, YAO Yiying, BOROYEVICH D, et al. A 1200-V, 60-A SiC MOSFET multichip phase-leg module for high-temperature, high-frequency applications[J]. IEEE Transactions on Power Electronics, 2014, 29(5): 2307-2320.
- [7] ZHAO Tiefu, WANG Jun, HUANG A Q, et al. Comparisons of SiC MOSFET and Si IGBT based motor drive systems[C]//Proceedings of 2007 IEEE Industry Applications Annual Meeting. New Orleans: IEEE, 2007: 331-335.
- [8] ZHANG Lei, YUAN Xibo, WU Xiaojie, et al. Performance evaluation of high-power SiC MOSFET modules in comparison to Si IGBT modules[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1181-1196.
- [9] 盛况, 任娜, 徐弘毅. 碳化硅功率器件技术综述与展望[J]. 中国电机工程学报, 2020, 40(6): 1741-1752.
- SHENG Kuang, REN Na, XU Hongyi. A recent review on silicon carbide power devices technologies[J]. Proceedings of the CSEE, 2020, 40(6): 1741-1752(in Chinese).
- [10] SHE Xu, HUANG A Q, LUCÍA Ó, et al. Review of silicon carbide power devices and their applications[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8193-8205.
- [11] WEN Yang, YANG Yuan, GAO Yong. Active gate driver for improving current sharing performance of paralleled high-power SiC MOSFET modules[J]. IEEE Transactions on Power Electronics, 2021, 36(2): 1491-1505.
- [12] 文阳, 杨媛, 宁红英, 等. SiC MOSFET 短路保护技术综述[J]. 电工技术学报, 2022, 37(10): 2538-2548.
- WEN Yang, YANG Yuan, NING Hongying, et al. Review on short-circuit protection technology of SiC MOSFET [J]. Transactions of China Electrotechnical Society, 2022, 37(10): 2538-2548(in Chinese).
- [13] 巴腾飞. SiC MOSFET 桥式电路串扰问题分析及抑制方法研究[D]. 北京: 北京交通大学, 2016.
- BA Tengfei. Research on the analysis and suppression methods for crosstalk of SiC MOSFET bridge circuit[D]. Beijing: Beijing Jiaotong University, 2016(in Chinese).
- [14] ABBATELLI L, RACITI A, SCOLLO R, et al. Effects of parasitic phenomena in half bridge with Super Junction MOSFETs suitable for UAV[C]//Proceedings of 2019 AEIT International Annual Conference (AEIT). Florence: IEEE, 2019: 1-6.
- [15] 巴腾飞, 李艳, 梁美. 寄生参数对 SiC MOSFET 栅源极电压影响的研究[J]. 电工技术学报, 2016, 31(13): 64-73.
- BA Tengfei, LI Yan, LIANG Mei. The effect of parasitic parameters on gate-source voltage of SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2016, 31(13): 64-73(in Chinese).
- [16] 赵斌. SiC 功率器件特性及其在 Buck 变换器中的应用研究[D]. 南京: 南京航空航天大学, 2014.
- ZHAO Bin. Research on characteristics of SiC power devices and their applications in buck converter[D]. Nanjing: Nanjing University of Aeronautics and Astronautics, 2014(in Chinese).
- [17] 陈滢, 李成敏, 鲁哲别, 等. 半桥结构中的 SiC MOSFET 串扰电压建模研究[J]. 中国电机工程学报, 2020, 40(6): 1775-1786.
- CHEN Ying, LI Chenmin, LU Zhebie, et al. Modeling of SiC MOSFET crosstalk voltage in half bridge circuit [J]. Proceedings of the CSEE, 2020, 40(6): 1775-1786(in Chinese).
- [18] 秦海鸿, 朱梓悦, 戴卫力, 等. 寄生电感对 SiC MOSFET 开关特性的影响[J]. 南京航空航天大学学报, 2017, 49(4): 531-539.
- QIN Haihong, ZHU Ziyue, DAI Weili, et al. Influence of parasitic inductance on switching characteristics of SiC MOSFET[J]. Journal of Nanjing University of Aeronautics & Astronautics, 2017, 49(4): 531-539(in Chinese).
- [19] LAIRD I, YUAN Xibo. Analysing the crosstalk effect of SiC MOSFETs in half-bridge arrangements[C]//Proceedings of 2019 IEEE Energy Conversion Congress and Exposition (ECCE). Baltimore: IEEE, 2019: 367-374.
- [20] WANG Fei, ZHANG Zheyu. Overview of silicon carbide technology: device, converter, system, and application[J]. CPSS Transactions on Power Electronics and Applications, 2016, 1(1): 13-32.
- [21] PAREDES A, SALA V, GHORBANI H, et al. A novel active gate driver for silicon carbide MOSFET[C]//Proceedings of the IECON 2016-42nd Annual Conference of the IEEE Industrial Electronics Society. Florence: IEEE, 2016: 3172-3177.
- [22] LI Yan, LIANG Mei, CHEN Jianguai, et al. A low gate turn-OFF impedance driver for suppressing crosstalk of SiC MOSFET based on different discrete packages[J]. IEEE Journal of Emerging and Selected Topics in Power

- Electronics, 2019, 7(1): 353-365.
- [23] ZHANG Zheyu, WANG F, TOLBERT L M, et al. Active gate driver for crosstalk suppression of SiC devices in a phase-leg configuration[J]. IEEE Transactions on Power Electronics, 2014, 29(4): 1986-1997.
- [24] 李先允, 卢乙, 倪喜军, 等. 一种改进 SiC MOSFET 开关性能的有源驱动电路[J]. 中国电机工程学报, 2020, 40(18): 5760-5769.
- LI Xianyun, LU Yi, NI Xijun, et al. An active gate driver for improving switching performance of SiC MOSFET [J]. Proceedings of the CSEE, 2020, 40(18): 5760-5769(in Chinese).
- [25] WANG Jianjing, CHUNG H S H. A novel RCD level shifter for elimination of spurious turn-on in the bridge-leg configuration[J]. IEEE Transactions on Power Electronics, 2015, 30(2): 976-984.
- [26] 李国文, 杭丽君, 童安平, 等. 串扰有源抑制型 SiC MOSFET 驱动方法[J]. 中国电机工程学报, 2021, 41(11): 3915-3922.
- LI Guowen, HANG Lijun, TONG Anping, et al. The driver design of SiC MOSFET with active crosstalk suppression[J]. Proceedings of the CSEE, 2021, 41(11): 3915-3922(in Chinese).
- [27] 曾正, 邵伟华, 陈昊, 等. 基于栅极驱动回路的 SiC MOSFET 开关行为调控[J]. 中国电机工程学报, 2018, 38(4): 1165-1176.
- ZENG Zheng, SHAO Weihua, CHEN Hao, et al. On-off behavior control of SiC MOSFET by gate drive loops[J]. Proceedings of the CSEE, 2018, 38(4): 1165-1176(in Chinese).



郑翔

在线出版日期: 2023-02-23。

收稿日期: 2022-05-26。

作者简介:

郑翔(2001), 男, 博士研究生, 主要从事电力电子变换器的研究工作, zhengxiang19@hdu.edu.cn。

(责任编辑 吕鲜艳)